Microchip går ind på markedet for hukommelsesinfrastruktur med seriel hukommelseskontroller til højt ydende datacenter computing

August 2019

MC1473dk

Microchip går ind på markedet for hukommelsesinfrastruktur med seriel hukommelseskontroller til højt ydende datacenter computing

SMC 1000 8x25G muliggør de høje hukommelsesbåndbredder næste generations CPU’er og SoC’er til AI og maskinlæring kræver

Nøglepunkter:

• SMC 1000 8x25G muliggør høje hukommelses båndbredder til næstegenerations CPU’er og SoC’er
• Den første kommercielt tilgængelige serielle hukommelseskontroller til AI og maskinlæring
• Muliggør fire gange flere hukommelseskanaler af parallelt forbundne DDR4 DRAM og lav latens
• Medie uafhængigt OMI interface kræver ikke en unik hukommelseskontroller til hvert medie

Efterhånden som kravene fra kunstig intelligens (AI) og maskinlæring accelererer, er traditionel parallel forbunden RAM blevet en stor stopklods for næste generations CPU’er, der kræver et stigende antal hukommelseskanaler for at levere større hukommelsesbåndbredde. Microchip Technology Inc. annoncerede i dag en udvidet datacenter portefølje og deres entre på markedet for hukommelsesinfrastruktur, med markedets første kommercielt tilgængelige serielle hukommelseskontroller. SMC 1000 8x25G gør det muligt for CPU’er og andre compute fokuserede SoC’er, at udnytte fire gange flere hukommelseskanaler end parallel forbundet DDR4 DRAM leverer i samme paknings fodspor. Microchips serielle hukommelseskontrollere leverer højere hukommelsesbåndbredde og ultra lav latens samt medie uafhængighed til disse compute krævende platforme.

Efterhånden som antallet af processeringskerner i CPU’en er steget, er den gennemsnitlige hukommelsesbåndbredde til hver processer faldet, idet CPU og SoC komponenter ikke kan skalere antallet af parallelle DDR interfaces på samme kreds for at efterkomme behovene fra det stigende antal kerner. SMC 1000 8x25G interfacer til CPU’en gennem 8 bit Open Memory Interface (OMI) kompatible 25 Gbps linjer og bridger til hukommelse gennem et 72 bit DDR4 3200 interface. Dermed er der brug for langt færre host CPU eller SoC pins per DDR4 hukommelseskanal, så der kan være flere hukommelseskanaler og større hukommelsesbåndbredde.

En CPU eller SoC med OMI-support kan udnytte en bred vifte af medietyper med forskellig pris, effekt og ydelse uden at skulle integrere en unik hukommelseskontroller til hver type. Normalt bliver CPU og SoC interfaes i dag typisk låst til specifikke DDR-interface protokoller ved specifikke interfacehastigheder.

SMC 1000 8x25G er det første hukommelses infrastruktur produkt i Microchips portefølje der muliggør medieuafhængigt OMI interface.

Datacenter applikationer kræver at OMI baserede DDIMM hukommelsesprodukter leverer den samme højt ydende båndbredde og lave latens som parallel DDR baserede hukommelsesprodukter. Microchips SMC 1000 8x25G har et innovativt design med lav latens, der leverer inkrementel latens på under fire ns over det en traditionel integreret DDR-kontroller med LRDIMM leverer. Det sikrer OMI baserede DDIMM produkter med praktisk talt identisk båndbredde og latens ydelse i forhold til sammenlignelige LRDIMM produkter.

“Microchip er begejstrede for at introducere markedets første serielle hukommelseskontroller komponent,” sagde Pete Hazen, vice president for Microchips Data Center Solutions forretningsenhed. “Nye hukommelsesteknologier såsom Open Memory Interface (OMI) gør det muligt for en bred vifte af SoC applikationer at imødekomme de stigende hukommelseskrav fra højt ydende data center applikationer. Microchips entre på markedet for hukommelsesinfrastruktur understreger vores engagement for at forbedre datacentrets ydelse og effektivitet.”

“Da IBM kunders workload krav bliver mere og mere hukommelsesintensive, har vi taget en strategisk beslutning om at bruge POWER processor hukommelsesinterfaces, der udnytter OMI standard interfaces til at forøge hukommelsesbåndbredden” sagde Steve Fields, chefarkitekt hos IBM Power Systems. “IBM værdsætter samarbejdet med Microchip for at levere denne løsning.”

SMART Modular, Micron og Samsung Electronics bygger flere pin effektive 84 pin Differential Dual-Inline Memory Moduler (DDIMM) med kapaciteter fra 16 GB til 256 GB, der efterlever draft JEDEC DDR5 standard DDIMM form faktoren. Disse DDIMM vil udnytte SMC 1000 8x25G og vil kunne indsættes i et hvilket som helst OMI kompatibelt 25 Gbps interface.

Citater

“Open Memory Interface (OMI) standarden leverer et pin effektivt serielt hukommelsesinterface så en bred vifte af CPU og SoC applikationer kan skalere hukommelsesbåndbredde og overgå til et af et stigende antal nye medietyper såsom storage class hukommelse,” sagde Myron Slota, president for OpenCAPI Consortium. “OpenCAPI konsortiet leverer royalty fri host og target IP, og driver et bredt sæt initiativer der sikrer efterlevelse af standarden.”

“Google kunder udnytter dataintensive applikationer såsom maskinlæring og dataanalyse der kræver højt ydende hukommelse,” sagde Rob Sprinkle, teknisk lead for platform infrastruktur hos Google LLC. “Google støtter fuldt ud åbne standarder initiativer som the Open Memory Interface (OMI), der leverer højt ydende hukommelsesinterface der efterlever målene for den vigtige båndbredde og latens ydelse.”

Udviklingsværktøjer

For at understøtte kundernes opbygning af systemer der er kompatible med OMI-standarden, leveres SMC 1000 med design-in collateral og ChipLink diagnosticerings værktøjer der leverer omfattende debug, diagnosticering, konfiguration og analyseværktøjer med intuitiv GUI.

Pris og tilgængelighed

SMC 1000 8x25G får som vareprøve. Yderligere information kan findes på

 

https://www.microchip.com/smartmemory.

Vareprøver kan bestiles ved at kontakte en Microchip salgsrepræsentant.